すｚのAVR研究: AVR互換コア(その6 デバイス)

<< AVR互換コア(その5) | TOP | AVR Toolchain (その2) >>

2011年03月05日

AVR互換コア(その6 デバイス)

『AVR互換コア(その5)』からの続き。

前記事では、avr-gcc で生成したコードを実際に動かしてみたが、Tiny40 のコードは問題があるので、新しいベータ版がでるのを待つことにして命令のテストは先延ばしにした。

その間に、デバイスのデバッグをしたり、新しいデバイスを作ろうと思う。

タイマと割り込みコントローラ

SPI とインターフェイス変更

次は、SPI を作ることにした。USART の方が複雑なので、おなじシリアル系の SPI で練習してから挑む。

rtavr-wk07.tar.gz

整理してみた。


//
// i_sck : ( SCK_IN ^ CPOL ) & ~SS_IN
//          ___     ___     ___     ___     ___     ___     ___     ___
//  _______|   |___|   |___|   |___|   |___|   |___|   |___|   |___|   |____
// 
// CPHA=0 IN  SFT IN  SFT IN  SFT IN  SFT IN  SFT IN  SFT IN  SFT IN  SFT
// CPHA=1 SFT IN  SFT IN  SFT IN  SFT IN  SFT IN  SFT IN  SFT IN  SFT IN
// 
// 
//     SFT :    +-----------------+
//              |                 |   DORD == 0 : ROL  , 1 : ROR
//              +--  C -- SPDR  --+
// 
//    IN       CPHA == 0              :  C
//             CPHA == 1 & DORD == 0  :  SPDR[0]
//             CPHA == 1 & DORD == 1  :  SPDR[7]
// 
//    OUT      CPHA == 0 & DORD == 0  :  SPDR[7]
//             CPHA == 0 & DORD == 1  :  SPDR[0]
//

どうもこんな感じらしい。終了を検出するには、0 - 15 の 4 bit カウンタが都合が良い。

07A

rtavr-wk07a.tar.gz

CPHA もそれらしく。ただ、78 スライスも使っている。論理がごちゃごちゃしているのが敗因？もういちど見直してみよう。

実際に使う場合、マスターだけしか使わないと思うし、CPHA や CPOL も動的には変更しない。定数値を使えるようにすることで、規模は小さくなるはず。どれぐらい規模が違うのか調べてみることにする。

07B

rtavr-wk07b.tar.gz
```
//                               NORMAL  (1)  (2)  (3)  (4)   (5)   (6)  (7)
// Number of Slice Flip Flops:     37    34   33   32   30    23    22   21
// Number of 4 input LUTs:        105    98   75   65   58    48    45   47
// Number of occupied Slices:      73    67   54   45   39    31    30   31
// Total Number of 4 input LUTs:  111   104   81   65   58    48    45   47
// Number of bonded IOBs :         38    37   35   35   35    35    35   35
//   IOB Flip Flops :               -
// Number of BUFGMUXs :             1
// Number of RAMB16BWEs :           -
//
// (1) NO_WCOL , NO_PSV_SS
// (2) NO_WCOL , NO_PSV_SS, FIXED_MSTR=1
// (3) NO_WCOL , NO_PSV_SS, FIXED_MSTR=1, DORD=0
// (4) NO_WCOL , NO_PSV_SS, FIXED_MSTR=1, DORD=0, CPOL=0, CPHA=0
// (5) NO_WCOL , NO_PSV_SS, FIXED_MSTR=1, DORD=0, CPOL=0, CPHA=0, SPR=2
// (6) NO_WCOL , NO_PSV_SS, FIXED_MSTR=1, DORD=0, CPOL=0, CPHA=0, SPR=1
// (7) NO_WCOL , NO_PSV_SS, FIXED_MSTR=1, DORD=0, CPOL=0, CPHA=0, SPR=0
```
整理しなおした。
オプションとして、規模を比較。FULL 機能は 73 スライスになった。多分使うのは、(4)あたり。39 スライスなら、まぁいいか。

細いバグはあるかも知れないが、だいたいこんな感じで良いだろう。次は USART か。

USART の作り方は、SPI でやった方法を踏襲しようと思う。できるだけフル機能で作って、定数も使えるようにする。定数を使えば Warning は出るが、最適化されて規模が小さくなる。特によく使う 8N1 のケースで無駄が多くならないようにする。また、USART にはいろいろな機能がありチップによって違う機能もあるが、Tiny2313 に準拠した上で、9bit の機能とかは後回しにする。SPIマスタも後回しにするかも。

また、シフト動作などについても SPI のやりかたをベースにする。XCK は入力にもできるから内部クロック生成と TX/RX 動作はほぼ独立でないといけない。

それに、SPI 動作も配慮しないといけないから、結局 SPI のロジックを含んでいないと。

07C

rtavr-wk07c.tar.gz

まったく動くものではないが、スナップショットを取っておく。IOR に組み込めて、シミュレーションの準備が出来たというだけだが、結構苦労する。

これを元にして、書き換えていくわけだ。いまのところ、8N1 だけで作って、だんだん拡張していく方針 -- ではあるが、それだけでもなかなか手強い。USART は少しばかり手間取りそう。

ところで、GPR の通常クロック版も作りたいとは思っている。... のだがこれも難しい。16 bit 化してもポート数が増えるわけではないのだった。Rd/Rr の Read と (Rd の書き戻し or インデックスレジスタ更新: PREDEC/POSTINC) の合計 3 ポート必要だが、2 ポートしかない。
... というわけで分散 RAM を使っての 16bit 化はあきらめ。分散 RAM にマッピングできないのを承知の上で書いてみるつもり。

07D

rtavr-wk07d.tar.gz

だいぶ形になってきた。送信は、0xa5 と 0x5a を連続で UDR に書いたケース。1 つが終われば UDRE が 1 になって 2 つ終わって TXC が 1 になっている。

受信は、PORT を介さず内部でループバック。実はまだダメなのだが、このケースでは読めている。

対応するフォーマットは以下のものだけにした。
```
// SUPPORTED FORMAT :
// | 0 | D0 | D1 | D2 | D3 | D4 | D5 | D6 | 1  |                   7N1
// | 0 | D0 | D1 | D2 | D3 | D4 | D5 | D6 | 1  | 1  |              7N2
// | 0 | D0 | D1 | D2 | D3 | D4 | D5 | D6 | P  | 1  |              7P1
// | 0 | D0 | D1 | D2 | D3 | D4 | D5 | D6 | D7 | 1  |              8N1
// | 0 | D0 | D1 | D2 | D3 | D4 | D5 | D6 | P  | 1  | 1  |         7P2
// | 0 | D0 | D1 | D2 | D3 | D4 | D5 | D6 | D7 | 1  | 1  |         8P2
// | 0 | D0 | D1 | D2 | D3 | D4 | D5 | D6 | D7 | P  | 1  |         8P1
// | 0 | D0 | D1 | D2 | D3 | D4 | D5 | D6 | D7 | D8 | 1  |         9N1
// | 0 | D0 | D1 | D2 | D3 | D4 | D5 | D6 | D7 | P  | 1  | 1  |    8P2
// | 0 | D0 | D1 | D2 | D3 | D4 | D5 | D6 | D7 | D8 | 1  | 1  |    9N2
```
要するにスタートビットを除いたビット数が、8/9/10/11 のものだけ。ビット数も 7/8/9 のみ。9bit もサポートするが、パリティの代わりにソフトで値を决められるのみで機能が制限される。

こういうふうにして、カウンタの制御が楽になるようにした。書き方も定数を使うと規模が小さくなるようにしたつもり。

SPIマスタ機能サポートも検討中。もともとベースが SPI だけにたぶん大丈夫だろう。あとは、PORT がちゃんと入出力できれば ... 全体ができあがる。そうしたら version 番号を付けようと思う。

FPGA 基板が (香港ポストから)発送された。ぼちぼち rtavr の方も区切りを付けて、電子工作とツール整備に移りたい。

07E

rtavr-wk07e.tar.gz

受信も出来た( つもり )。あまり代わり映えしないように見えるが、クロックの同期が入っている。パリティーなども対応した。

これも代わり映えしないのだが、右は同期モード。まったく同じように見えるわけで OK 。

さらに、規模縮小の為の定数化サポート。
```
//                               (FULL)  (1)    (2)   (3)
// Number of Slice Flip Flops:    114     95    87     83
// Number of 4 input LUTs:        177    112   105     98
// Number of occupied Slices:     138    104    98     92
// Total Number of 4 input LUTs:  188    123   112    109
// Number of bonded IOBs :         37     35    35     35
//   IOB Flip Flops :               1      1     1      1
// Number of BUFGMUXs :             1
// Number of RAMB16BWEs :          -
//
// (1) 8N1 with UBRR (U2X=1)
// (2) 8N1 with UBRR_BITS(8)
// (3) 8N1 with FIXED_UBRR(107) (U2X=1)
```
規模はこんな感じになっている。(1) は、UBRR 以外を全部定数化したケース。これでだいぶ小さくなるが、UBRR は 12bit もあり、対応するカウンタの r_ps と合わせて 24 bit になる。
これに対しての対策としてまず bit 数を指定できるようにした。8bit までしか使わなければ、少々減る。それとは別の対策として定数化もある。

まだつくっていないものとして　SPI モードが残っている。 SPI と同じだけの機能があるから、規模が随分増えそう。ホストとの通信に USART 使うから SPI は絶対に使わないと思うので、基本的な機能だけで済ますつもり。

そういえば、TWI も作りたいのだった。ソフトで済ませられればそれでも良いかとは思うのだが、後々通信させたいので、マスター・スレーブ両方必要。作ってしまった方が楽なような気がする。
あと、全体で変更したのは、割り込みのリセットライン。RX と UDRE はリセットラインは使わないのでは、パラメータから外した。

FPGA 基板は成田に到着。中途半端に中断したくないので、しばらくは眺めるだけになるかも。

ついでなので今の規模。
ここから rtavr_defs.v , rtavr_ior_spi.v , rtavr_ior_usart.v を抜くと 3005 行。ifdef を多用するようになったから、その分も大きい。まぁそれにしても ... 随分と頑張ったものだ。

さて、双方向I/O をそろそろなんとかしないと。

ISE で top mododule でないからナントカカントカ言われてたので、薄々は気が付いていたのだが、やはりまずそうなので、rtavr_ior より一段上の rtavr に持っていくことにした。
```
  generate
    genvar i;
    for (i=0; i<8; i=i+1)
       begin : port_a_out
        assign PIN[i] = (PORTA[i] == 0) ? 0:1;
        assign PORTA[i] = DDR[i] ? PORT[i]
                       : (~DDR[i] & PORT[i]) ? "H"
                       : "Z";
       end
```
今はこういう風にしている。新しく "H" を覚えたので使ってみたが、実際にインプリメントしてもこれに関して Warning は出ていない。-- ひょっとしてこれでいけるのだろうか？

ただ、rtavr がトップモジュールのときはこれで良いのだろうが、組み込むと同じ問題になってしまう。なにか一般的な定義を見つけるか、サブモジュールのときは、PIN/PORT/DDR をさらに上位に持っていくか。... 上位にもっていくと tiny10 系のポート機能を付けてみるときにややこしいことになる。かと言って Xilinx のプリミティブにするとシミュレータにかけられなくなるし。

また、USART の受信側。テストベンチでのループバックが出来るようになったのだが、クロック同期がちょっと変になった。それに、PORT の出力を PIN で読むことが出来ていないような.. (これは、XCK_IN と SS_IN で使っている)

もう少し検討が必要だ。
あと、現状のフルオプションで Implement してみた。
```
Number of Slice Flip Flops           452   3,584  12%
Number of 4 input LUTs             1,236   3,584  34%
Number of occupied Slices            797   1,792  44%
Total Number of 4 input LUTs       1,289   3,584  35%
    Number used as logic           1,220
    Number used as a route-thru       53
    Number used for Dual Port RAMs    16
Number of bonded IOBs                 10     195   5%
Number of BUFGMUXs                     2      24   8%
Number of RAMB16BWEs                   3      16  18%
```
フルオプションでは、50A には入らない。が、機能を削る指定をすればなんとか入りそう。

あと、これをするにあたり、いくつかバグが見つかったので直している。

... 思い出した。入出力がなんとかなったら PWM も作りたかったのだった。あと、16bit タイマーも本当は欲しい。WDT や SLEEP もデコードだけして放置していた。WDT を入れるのなら未定義命令での RESET も入れたいところ。SLEEP 入れるなら消費電流の低減になるように配慮したいし、今やらないとしても ToDo リストに入れておかないと忘れてしまいそう。

07F

rtavr-wk07f.tar.gz

機能を削る指定をしてみたのだが... 厳しい。704 スライス以下にしないといけないのだが、32biit LDS/STS を削っても 712 まで。これ以上削るのはちょっと困る。... で、タイマー機能の定数化をやっていないのに気がついた。1/1024 のプレスケーラとか OC0A/0C0B があるので、定数化でだいぶ稼げる。プレスケーラを指定する CS0 は、0 が設定できないといけないので少々工夫したが、... 1/8 のみを使い OC0A/0C0B を定数化すると 662 スライスにまでになった。1/64 を使い OC0A だけの定数化でも 683 スライス。これにLDS/STS を復活させて 697 。.. これなら今後バグを修正しても(ちょっとだけ)余裕がある。

697 スライスになったときの設定と結果。ちなみに、USART の SPI マスタ機能を 1 パターンだけ実装できた。定数化すると最適化で全部消えるから以下の結果には関係ない。
```
// CORE definition
`define SUPPORT_LDST32

// TIM0 configuration
//`define TIM0_EXPORT_PS	// using when other timer is used
`define FIXED_CS0     3       // 0 : stopped 1: 1/1 2: 1/8 ..
`define FIXED_WGM0    0       //
`define FIXED_COM0B   0       //
`define FIXED_COM0A   0       //
//`define FIXED_OCR0B   127     //
`define FIXED_OCR0A   128     //

// USART configuration
//`define USART_LOCAL_LB
`define FIXED_MPCM	0	// 0: 
`define FIXED_U2X	1	// prescaler option
`define FIXED_UMSEL	0	// 0: async 1:sync 3: spi master
`define FIXED_UPM	0	// parity 0: none 2: even 3: odd
`define FIXED_USBS	0	// stop-bit 0: st1 1: st2
`define FIXED_UCSZ	3	// 2: 7bit 3: 8bit 7: 9bit
`define FIXED_UDORD	0	// 0: LSB first 1: MSB first (only in spi)
`define FIXED_UCPHA	0	// clock phase 0: IN-SFT 1: SFT-IN (only in spi)
`define FIXED_UCPOL	0	// clock polarity 0: normal 1: reversed
//`define FIXED_UBRR	107	// boud parameter (12bit)
`define UBRR_BITS	8	// boud parameter (2 - 16)


// SPI configuration
//`define SPI_HAVE_WCOL
//`define SPI_HAVE_PSV_SS
`define FIXED_MSTR	1 	// 1: Master 0: Slave
`define FIXED_DORD	0 	// 0: MSB first 1: LSB first
`define FIXED_CPOL	0	// 0: Noraml SCK , 1: Reversed SCK
`define FIXED_CPHA	0	// 0:IN_ SFT order , 1: SFT_IN order
//`define FIXED_SPR	0	// 0: 1/2 CLK , 1: 1/4 CLK 2: 1/8 CLK
				// 3: 1/16 CLK , 4: 1/32 CLK 5,6: 1/64 CLK
				// 7: 1/128 CLK 
```
結果
```
Number of Slice Flip Flops            394
Number of 4 input LUTs               1107
Number of occupied Slices             697
Total Number of 4 input LUTs         1151
```
そういえば割り込み番号が不連続なために少し規模が大きくなっているようだ。IOレジスタのマッピングにしてもそう。rtavr で tiny40 用の avr-libc を少しでも流用しようとしたからこうなっているわけだ。

だが、周辺装置の互換性も高くはないし、意味がないような気がしてきた。新たに定義しなおして効率を取ったほうが得策だろう。IOレジスタの空間も空くし新しいデバイスを付けやすくなるというメリットもある。ちょっと考えてみよう。

さらに、思い出したのでメモ。tiny40 には、IOレジスタ経由で RAM にアクセスできる変な機能がある。何のためについているのか理解できなかったのだが、IOレジスタだから SBI/CBI ができて便利なのかも。あと rtavr は、インデックスレジスタはあっても変位付きの命令がない。メモリアクセスは結構不便なようだ。C のコードを見ているとLDI x 2 でアドレスをロードして、ようやくメモリにアクセスできる。LDI + OUT でアドレスを設定してもコストは同じでレジスタの消費が少ないというメリットがある。LPM みたいなマクロになるだろうが、ないよりはマシかも。

幸いなことに RAM はデュアルポートで片側が空いている。この機能を作ってみるのも良いかも知れない。

07G

rtavr-wk07g.tar.gz

そろそろ別記事にしようかと思ったのだが、もう少し続けることにした。

今回は、avr-gcc を少しいじって考えることがあった。

avr-libc で rtavr40 に対応したが、FPGAだから割と自由に機能のアサインができる。
定義を作っておいて、avr-libc を使うときも反映できると良さそうな気がしてきた。

具体的に書くと、rtavr_defs.v という定義から、rtavr_defs.h を自動生成して、それを使うと正しいアサインになるようにする。

これにあたって、IOR へのアサイン方法を parameter から define に変更した。

定義可能なのは、
- IOR へのマッピング (各モジュールの BASE_ADDR)
- 各モジュール機能の PORT への割り当て
- 割り込みベクタ
なお、ヘッダファイルやツールは、soc/support に置いてある。

あと、割り込みコントローラでの優先順位の定義がバグっていた。番号の小さいものが優先度が高いようにしないといけない。
```
  wire [4:0] v_int_vec =   IOR_INT0 ?  1
`ifdef IOR_HAVE_TIM0
                  :  IOR_TIM0_OVF   ?  9
                  :  IOR_TIM0_COMPA ? 10
                  :  IOR_TIM0_COMPB ? 11
`endif
          (後略)
```
もともと、こんな風になっているのだが、番号が全然間違っていた。
正しくは、COMPA が 11 , COMPB が 12, OVF が 13 。

これらの値は、define で rtavr_defs.v に持って行っているのだが、昇順に並べないと本当はいけない。 define にしたのは良いが依存関係が出来てしまっている。

順番が前後しても優先度が変わるだけなので、あまり困ることはないかも知れないのだが、実は昇順にすると規模が小さくなる。ここの部分は、ちょっと順番が違うだけで数スライス違う。変更する場合はよくよく考えた方が良いようだ。
あと、OC0A/OC0B を使えるようにしてみる。まだちゃんとした PWM の機能にはなっていないが、とりあえずは、COMPA/COMPB と OVF で ON/OFF を切り替えるぐらいは出来た。

これらの変更によっていままでのテストが動かなくなっている。全部直すのに手間がかかる。
書くのを忘れていた。IN/OUT での RAM アクセスを一応仕込んだ。(IOR_HAVE_RAMWIN) ただ、下位 256B しかアクセスできない。あとこれを使う場合バス経由での RAM アドレッシングを IOR の 64B 分ずらしている。
あと、ブロックRAMのデータファイル。拡張子はなんでも良いが、ISE ではデフォルトは、.mem 。
追加するときに all にしないといけないのが面倒なので .dat から .mem にすることにした。

(続く)
関連記事:

著作権について

posted by すｚ at 21:03| Comment(0) | TrackBack(0) | AVR_CORE

この記事へのコメント

コメントを書く

この記事へのトラックバックURL
http://blog.sakura.ne.jp/tb/43680486
※ブログオーナーが承認したトラックバックのみ表示されます。

この記事へのトラックバック

<< 2024年06月 >>
日	月	火	水	木	金	土
						1
2	3	4	5	6	7	8
9	10	11	12	13	14	15
16	17	18	19	20	21	22
23	24	25	26	27	28	29
30

すｚのAVR研究

2011年03月05日

AVR互換コア(その6 デバイス)

タイマと割り込みコントローラ

SPI と インターフェイス変更

07A

07B

07C

07D

07E

07F

07G

SPI とインターフェイス変更